[发明专利]用于性能监视的关键路径电路无效
| 申请号： | 200980155334.3 | 申请日： | 2009-01-27 |
| 公开（公告）号： | CN102292912A | 公开（公告）日： | 2011-12-21 |
| 发明（设计）人： | J·D·可里帕拉;R·P·马丁;R·穆斯卡瓦格;S·A·瑟甘 | 申请（专利权）人： | 艾格瑞系统有限公司 |
| 主分类号： | H03K5/19 | 分类号： | H03K5/19 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 侯海燕 |
| 地址： | 美国宾*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种集成电路，该集成电路具有用来监视在关键路径中的计时的监视器电路，该关键路径具有目标计时裕度。监视器电路具有两个移位寄存器，其中的一个包括延迟元件，该延迟元件将延迟值施加到接收的信号上。到两个移位寄存器的输入形成能够接收输入信号的信号输入节点。监视器电路也具有逻辑门，该逻辑门具有输出和至少两个输入，每个输入连接到两个移位寄存器的输出的对应一个上。逻辑门的输出指示是否满足目标计时裕度。 | ||
| 搜索关键词： | 用于 性能 监视 关键 路径 电路 | ||
【主权项】：
一种集成电路，具有用来监视在集成电路中的关键路径(例如，202)中的计时的监视器电路(例如，210、310)，关键路径具有目标计时裕度，所述监视器电路包括：第一移位寄存器(例如，240、340)，具有输入和输出，第一移位寄存器包括将延迟值施加到接收的信号上的延迟电路(例如，244、344/346)；第二移位寄存器(例如，230、330)，具有输入和输出，其中，第一和第二移位寄存器的输入连接在一起，以形成能够接收输入信号(例如，224、324)的信号输入节点；及逻辑电路(例如，260、360)，具有输出和至少两个输入，每个输入连接到第一和第二移位寄存器的输出的对应一个，其中，逻辑电路的输出指示是否满足目标计时裕度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于艾格瑞系统有限公司，未经艾格瑞系统有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980155334.3/，转载请声明来源钻瓜专利网。
