[发明专利]N型超结VDMOS中多晶硅P型柱的形成方法有效
| 申请号： | 201010027303.4 | 申请日： | 2010-01-18 |
| 公开（公告）号： | CN102129998A | 公开（公告）日： | 2011-07-20 |
| 发明（设计）人： | 钱文生;韩峰 | 申请（专利权）人： | 上海华虹NEC电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 丁纪铁 |
| 地址： | 201206 上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种N型超结VDMOS中多晶硅P型柱的形成方法，包括：步骤一、在一N型硅衬底上形成N型漏区以及N型硅外延层，在N型外延层上刻蚀出V型槽或锥形孔；步骤二、淀积三层多晶硅填满V型槽或锥形孔，其中第二层多晶硅淀积后，进行P型杂质的注入，注入后N型外延层中的P型杂质总量与N型杂质总量相等，三层多晶硅淀积完成后，对衬底表面进行研磨平整化；步骤三、对注入的P型杂质进行退火推进，形成多晶硅P型柱；步骤四、形成N型超结VDMOS的源区、栅极以及源、漏和栅极的金属接触。本发明能够降低工艺成本，并能实现器件的低导通电阻高耐压特性，且工艺参数的可调节性强，适用范围广。 | ||
| 搜索关键词： | 型超结 vdmos 多晶 形成 方法 | ||
【主权项】：
一种N型超结VDMOS中多晶硅P型柱的形成方法，其特征在于，包括如下步骤：步骤一、在一N型硅衬底上形成N型漏区以及N型硅外延层，在所述N型外延层上刻蚀出V型槽或锥形孔；步骤二、淀积三层多晶硅填满所述V型槽或锥形孔，其中所述第二层多晶硅淀积后，进行P型杂质的注入，注入后所述N型外延层中的P型杂质总量与N型杂质总量相等，所述三层多晶硅淀积完成后，对所述衬底表面进行研磨平整化；步骤三、对所述注入的P型杂质进行退火推进，形成所述多晶硅P型柱；步骤四、形成所述N型超结VDMOS的源区、栅极以及源、漏和栅极的金属接触。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司，未经上海华虹NEC电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010027303.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
