[发明专利]集成电路的制造方法无效
| 申请号： | 201010113371.2 | 申请日： | 2010-02-03 |
| 公开（公告）号： | CN101800192A | 公开（公告）日： | 2010-08-11 |
| 发明（设计）人： | 杜安群;黄振铭 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/28;H01L21/8244 |
| 代理公司： | 隆天国际知识产权代理有限公司 72003 | 代理人： | 姜燕;邢雪红 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种集成电路的制造方法，包括：提供一基板，其包括一第一区域和一第二区域，上述第一区域和第二区域具有一个或多个栅极结构，上述栅极结构包括一虚设栅极层；从上述第一区域和第二区域中的一个或多个上述栅极结构移除虚设栅极层，以在上述第一区域和第二区域中形成一个或多个沟槽；将一导电层填入上述第一区域和第二区域中的一个或多个上述沟槽；选择性回蚀位于第二区域中的一个或多个上述栅极结构的导电层；在位于上述第二区域中的一个或多个上述栅极结构的回蚀后的导电层上方形成一保护层；在上述第一区域和第二区域中形成一个或多个接触孔。本发明的集成电路的制造方法在缩小模块尺寸时可提供放大的工艺容许度。 | ||
| 搜索关键词： | 集成电路 制造 方法 | ||
【主权项】：
一种集成电路的制造方法，包括下列步骤：提供一基板，其包括一第一区域和一第二区域，该第一区域和该第二区域具有一个或多个栅极结构，该栅极结构包括一虚设栅极层；从该第一区域和该第二区域中的一个或多个所述栅极结构移除该虚设栅极层，以在该第一区域和该第二区域中形成一个或多个沟槽；将一导电层填入该第一区域和该第二区域中的一个或多个所述沟槽；选择性回蚀位于该第二区域中的一个或多个所述栅极结构的该导电层；在位于该第二区域中的一个或多个所述栅极结构的回蚀后的该导电层上方形成一保护层；以及在该第一区域和该第二区域中形成一个或多个接触孔。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010113371.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
