[发明专利]提升错误更正能力的方法以及相关的记忆装置及其控制器

摘要

本发明涉及一种提升错误更正能力的方法以及相关的记忆装置及其控制器，该方法包含有：针对一数据位元阵列的复数列，分别计算复数个第一奇偶校验码；针对该数据位元阵列的复数行所形成的复数组，分别计算复数个第二奇偶校验码，其中该些组中的每一组包含该些行中的两行或更多行，且该些组彼此不重叠；以及进行对应于该些第一、第二奇偶校验码的编/解码。本发明另提供相关的记忆装置及其控制器。本发明不需要增加错误更正码引擎编/解码位数就能提升记忆装置的控制器的错误更正能力，且所实现的错误更正可妥善利用剩余的储存空间，不会造成浪费。因此，本发明在不增加芯片面积及相关成本的状况下就能达到兼顾运作效能与系统资源使用控管的目标。

主权项

一种提升错误更正能力的方法，该方法应用于一记忆装置的控制器，该方法不需要增加错误更正码引擎(Error Correction Code Engine，ECCEngine)编/解码位元数就能提升该控制器的错误更正能力，其特征在于，该方法包含有：针对一数据位元阵列的复数列，分别计算复数个第一奇偶校验码(Parity Code)；针对该数据位元阵列的复数行所形成的复数组，分别计算复数个第二奇偶校验码，其中该些组中的每一组包含该些行中的两行或更多行，且该些组彼此不重叠；以及进行对应于该些第一、第二奇偶校验码的编/解码。