[发明专利]增强芯片封装时抗压能力的方法及其芯片有效
| 申请号： | 201010153707.8 | 申请日： | 2010-04-22 |
| 公开（公告）号： | CN101834153A | 公开（公告）日： | 2010-09-15 |
| 发明（设计）人： | 雷强;刘正超;沈亮 | 申请（专利权）人： | 上海宏力半导体制造有限公司 |
| 主分类号： | H01L21/60 | 分类号： | H01L21/60;H01L23/485 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 郑玮 |
| 地址： | 201203 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及增强芯片封装时抗压能力的方法及其芯片，该方法在每一金属层间绝缘层掩模版的冗余区及每一金属互连线掩模版的冗余区内增设用于形成通孔的图案，第n金属互连线掩模版的冗余区内增设的图案与第n金属层间绝缘层掩模版的冗余区内增设的图案相对应，第n+1金属层间绝缘层掩模版的冗余区内增设的图案与第n金属互连线掩模版的冗余区内增设的图案相对应，其中，n＝1，2，3，……，N。本发明的增强芯片封装时抗压能力的方法及其芯片，可提高芯片抗压力能力，从而提高芯片制造的可靠性。 | ||
| 搜索关键词： | 增强 芯片 封装 抗压 能力 方法 及其 | ||
【主权项】：
一种增强芯片封装时抗压能力的方法，其特征在于，在每一金属层间绝缘层掩模版的冗余区及每一金属互连线掩模版的冗余区内增设用于形成通孔的图案，第n金属互连线掩模版的冗余区内增设的图案与第n金属层间绝缘层掩模版的冗余区内增设的图案相对应，第n+1金属层间绝缘层掩模版的冗余区内增设的图案与第n金属互连线掩模版的冗余区内增设的图案相对应，其中，n＝1，2，3，……，N。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司，未经上海宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010153707.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种建筑物的外墙保温方法
- 下一篇：拖把及与其配套的拖把桶
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
