[发明专利]用于可编程逻辑的高度可配置PLL体系结构在审
| 申请号： | 201010164031.2 | 申请日： | 2005-03-09 |
| 公开（公告）号： | CN101860366A | 公开（公告）日： | 2010-10-13 |
| 发明（设计）人： | 格莱格瑞·W·斯达尔;章万里;赖康威;米安·Z·史密斯;理查德·常 | 申请（专利权）人： | 阿尔特拉公司 |
| 主分类号： | H03L7/18 | 分类号： | H03L7/18;H03L7/08 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 屠长存 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种可编程逻辑设备，包括输出具有可编程相位和频率的多个时钟信号的可配置锁相环(PLL)电路。每个输出信号都可编程选择用作外部时钟、内部全局时钟、内部本地时钟或其组合。PLL电路具有可编程的分频，包括提供高度时钟设计灵活性的可编程级联分频及可编程输出信号复用。 | ||
| 搜索关键词： | 用于 可编程 逻辑 高度 配置 pll 体系结构 | ||
【主权项】：
一种用于产生时钟信号的电路，所述电路包括：第一复用器，用于从多个输入信号选择参考信号；PLL电路，用于接收所述参考信号并产生多个相移信号，其中所述相移信号具有相同的频率和不同的相位，并且其中所述PLL电路包括第二复用器，所述第二复用器用于从所述多个相移信号选择反馈信号；第一分频器电路，用于对至少两个相移信号的频率进行划分，以产生多个输出时钟信号；以及第三复用器，用于选择所述多个输出时钟信号中的一个。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于阿尔特拉公司，未经阿尔特拉公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010164031.2/，转载请声明来源钻瓜专利网。
