[发明专利]半导体器件及其制造方法无效

专利信息
申请号: 201010171435.4 申请日: 2010-04-28
公开(公告)号: CN101877353A 公开(公告)日: 2010-11-03
发明(设计)人: 舛冈富士雄;新井绅太郎 申请(专利权)人: 日本优尼山帝斯电子株式会社
主分类号: H01L27/092 分类号: H01L27/092;H01L29/78;H01L23/528;H01L21/8238;H01L21/336
代理公司: 隆天国际知识产权代理有限公司 72003 代理人: 郑小军;冯志云
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体器件及其制造方法,该半导体器件具备MOS晶体管,包含:柱状半导体层;第一漏极或源极区域,形成于所述柱状半导体层的底部;栅极电极,隔着第一绝缘膜形成以包围该柱状半导体层的侧壁;外延半导体层,形成于所述柱状半导体层上面上部;及第二源极或漏极区域,至少形成于所述外延半导体层;所述第二源极或漏极区域的上面的面积,较所述柱状半导体层的上面的面积为大。本发明可降低柱状硅层上部的硅化物的细线效应。此外,通过降低硅化物与上部扩散层间的界面电阻,可改善晶体管特性。此外,可实现不会产生接触窗与栅极间的短路的构造。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
一种半导体器件,具备MOS晶体管,其特征在于,具备:柱状半导体层;第一漏极或源极区域,形成于所述柱状半导体层的底部;栅极电极,隔着第一绝缘膜形成以包围该柱状半导体层的侧壁;外延半导体层,形成于所述柱状半导体层上面上部;及第二源极或漏极区域,至少形成于所述外延半导体层;所述第二源极或漏极区域的上面的面积,较所述柱状半导体层的上面的面积为大。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本优尼山帝斯电子株式会社,未经日本优尼山帝斯电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201010171435.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top