[发明专利]用于服从双图案化的标准单元设计的方法有效
| 申请号： | 201010199294.7 | 申请日： | 2010-06-09 |
| 公开（公告）号： | CN102148214A | 公开（公告）日： | 2011-08-10 |
| 发明（设计）人： | 陈皇宇;侯元德;李芳松;杨稳儒;张广兴;郑仪侃;田丽钧;鲁立忠 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L23/50 | 分类号： | H01L23/50;G06F17/50 |
| 代理公司： | 北京市德恒律师事务所 11306 | 代理人： | 孙征;陆鑫 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体芯片包括一行单元，其中，每个单元包括VDD线和VSS线。单元的所有VDD线连接为单条VDD线，单元的所有VSS线连接为单条VSS线。该行单元中没有具有偶数条G0路径的双图案化完整迹线，或者该行单元中没有具有奇数条G0路径的双图案化完整迹线。此外，还公开了一种用于服从双图案化的标准单元设计的方法。 | ||
| 搜索关键词： | 用于 服从 图案 标准 单元 设计 方法 | ||
【主权项】：
一种半导体芯片，包括：一行单元，其中每个单元均包括VDD线和VSS线，其中，所述单元的所有的VDD线连接为单条VDD线，所述单元的所有VSS线连接为单条VSS线，并且其中，在所述一行单元中不存在具有偶数条G0路径的双图案化完整迹线，或者在所述一行单元中不存在具有奇数条G0路径的双图案化完整迹线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010199294.7/，转载请声明来源钻瓜专利网。
