[发明专利]高性能平面浮栅闪存器件结构及其制作方法无效

专利信息
申请号: 201010227176.2 申请日: 2010-07-07
公开(公告)号: CN102315223A 公开(公告)日: 2012-01-11
发明(设计)人: 霍宗亮;刘明;姜丹丹;龙世兵;王琴 申请(专利权)人: 中国科学院微电子研究所
主分类号: H01L27/115 分类号: H01L27/115;H01L29/49;H01L21/8247;H01L21/28
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 周国城
地址: 100029 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种高性能平面浮栅闪存器件结构,该结构包括:硅衬底(1);在硅衬底(1)上重掺杂的源导电区(7)和漏导电区(8);覆盖在源导电区(7)与漏导电区(8)之间热载流子沟道上的二氧化硅隧穿介质层(2);覆盖在二氧化硅隧穿介质层(2)上的由多晶硅浮栅(3)以及金属薄膜(4)堆叠而成的复合浮栅存储层;覆盖在复合浮栅存储层上的多层薄膜介质构成的阻塞介质层(5);以及覆盖在阻塞介质层(5)上的控制栅(6)。本发明还公开了一种高性能平面浮栅闪存器件结构的制作方法。利用本发明,扩大了浮栅存储单元的存储窗口,提高了电荷保持特性。
搜索关键词: 性能 平面 闪存 器件 结构 及其 制作方法
【主权项】:
一种高性能平面浮栅闪存器件结构,其特征在于,该结构包括:硅衬底(1);在硅衬底(1)上重掺杂的源导电区(7)和漏导电区(8);覆盖在源导电区(7)与漏导电区(8)之间热载流子沟道上的二氧化硅隧穿介质层(2);覆盖在二氧化硅隧穿介质层(2)上的由多晶硅浮栅(3)以及金属薄膜(4)堆叠而成的复合浮栅存储层;覆盖在复合浮栅存储层上的由多层薄膜介质构成的阻塞介质层(5);以及覆盖在阻塞介质层(5)上的控制栅(6)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201010227176.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top