[发明专利]包括数据压缩测试电路的半导体存储装置有效
| 申请号： | 201010260893.5 | 申请日： | 2010-08-24 |
| 公开（公告）号： | CN102110479A | 公开（公告）日： | 2011-06-29 |
| 发明（设计）人： | 朴日光;尹泰植 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | G11C29/04 | 分类号： | G11C29/04 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 郭放;黄启行 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种具有层叠的第一芯片和第二芯片的半导体存储装置，包括：第一芯片测试信号发生单元，位于第一芯片中，并被配置为在测试模式下响应于第一芯片压缩数据确定信号而产生第一芯片测试信号；第二芯片测试信号发生单元，位于第二芯片中，并被配置为在测试模式下响应于第二芯片压缩数据确定信号而产生第二芯片测试信号；和最终数据确定单元，被配置为在测试模式下响应于第一芯片测试信号和第二芯片测试信号而产生最终测试信号。 | ||
| 搜索关键词： | 包括 数据压缩 测试 电路 半导体 存储 装置 | ||
【主权项】：
一种具有层叠的第一芯片和第二芯片的半导体存储装置，包括：第一芯片测试信号发生单元，所述第一芯片测试信号发生单元位于所述第一芯片中，并被配置为在测试模式下响应于第一芯片压缩数据确定信号而产生第一芯片测试信号；第二芯片测试信号发生单元，所述第二芯片测试信号发生单元位于所述第二芯片中，并被配置为在所述测试模式下响应于第二芯片压缩数据确定信号而产生第二芯片测试信号；和最终数据确定单元，所述最终数据确定单元被配置为在所述测试模式下响应于所述第一芯片测试信号和所述第二芯片测试信号而产生最终测试信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010260893.5/，转载请声明来源钻瓜专利网。
- 上一篇：充电连接装置以及充电控制装置
- 下一篇：一种新式防水透气膜
