[发明专利]减小写入干扰的分离栅闪存制作方法

摘要

本发明一种减小写入干扰的分离栅闪存制作方法，在半导体衬底上形成控制栅、浮栅、擦除栅和字线的步骤后，进行轻掺杂离子注入，包括垂直轻掺杂步骤和口袋离子注入步骤，其中所述口袋离子注入步骤是将离子束以倾斜的角度打入所述字线下方的半导体衬底中。本发明分离栅闪存的制作方法省去了现有技术中用于定义闪存单元阈值电压的离子注入步骤，取而代之，在形成字线步骤后，加入口袋离子注入步骤，减小了字线与浮栅之间间隙下方的衬底区域的掺杂浓度，从而减小了字线与浮栅之间间隙下方的衬底区域的掺杂浓度与浮栅下方的沟道之间的浓度差，从而防止不该进行写入变化的单元发生写入变化，有效避免了写入干扰。

主权项

一种减小写入干扰的分离栅闪存制作方法，其特征在于，包括以下步骤：提供一半导体衬底；在所述半导体衬底上形成栅氧化层；在所述栅氧化层上形成浮栅多晶硅层；在所述浮栅多晶硅层上形成电介质层；在所述电介质层上形成控制栅多晶硅层；形成控制栅、浮栅步骤，光刻并刻蚀形成控制栅和浮栅；形成擦除栅和字线；进行轻掺杂离子注入，包括垂直轻掺杂步骤和口袋离子注入步骤，其中所述口袋离子注入步骤是将离子束以倾斜的角度打入所述字线下方的半导体衬底中。