[发明专利]半导体器件有效
申请号: | 201010502675.8 | 申请日: | 2010-09-30 |
公开(公告)号: | CN102034872A | 公开(公告)日: | 2011-04-27 |
发明(设计)人: | 舛冈富士雄;中村广记 | 申请(专利权)人: | 日本优尼山帝斯电子株式会社 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/36;H01L29/06 |
代理公司: | 隆天国际知识产权代理有限公司 72003 | 代理人: | 郑小军;冯志云 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体器件,包含:柱状构造体,配置于衬底上,由p型硅(102)、n型硅(104)、及配置于p型硅与n型硅之间且相对于衬底朝垂直方向延伸的氧化物(116)所构成;配置于p型硅的上下的高浓度n型硅层(134、122);配置于n型硅的上下的高浓度p型硅层(136、124);绝缘物(127),包围p型硅(102)、n型硅(104)及氧化物(116),且发挥作为栅极绝缘体功能;及导电体(128),包围绝缘物(127),且发挥作为栅极电极功能。 | ||
搜索关键词: | 半导体器件 | ||
【主权项】:
一种半导体器件,其特征在于,包含:柱状构造体,配置于衬底上,且具有第1硅、第2硅及第1绝缘物;其中该第2硅的导电型与所述第1硅不同;该第1绝缘物由所述第1硅及所述第2硅所包夹,且相对于所述衬底朝垂直方向延伸;第1上下一对硅层,以包夹所述第1硅的方式配置在所述第1硅上下,且包含导电型与所述第1硅不同的第1高浓度杂质;第2上下一对硅层,以包夹所述第2硅的方式配置在所述第2硅上下,且包含导电型与所述第2硅不同的第2高浓度杂质;第2绝缘物,用以包围所述第1硅、所述第2硅、所述第1上下一对硅层、及所述第2上下一对硅层周围、与所述第1绝缘物;及导电体,包围所述第2绝缘物周围;所述第1上下一对硅层内的上方的硅层、与所述第2上下一对硅层内的上方的硅层电性连接;通过将第1电源供给至所述第1上下一对硅层内的下方的硅层,并且将第2电源供给至所述第2上下一对硅层内的下方的硅层来操作。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本优尼山帝斯电子株式会社,未经日本优尼山帝斯电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201010502675.8/,转载请声明来源钻瓜专利网。
- 上一篇:一种偏心甩干装置
- 下一篇:半导体元件及其制造方法
- 同类专利
- 专利分类