[发明专利]一种应用于VDMOS器件的静电放电保护结构

摘要

本发明公开了一种应用于VDMOS器件的ESD保护结构，所述的VDMOS器件包括从下至上依次层叠的N+衬底、N-外延层和栅氧层，所述的ESD保护结构由注于栅氧层下方的P+掺杂区、设于栅氧层上方的掺杂多晶硅以及P+掺杂区和掺杂多晶硅之间的栅氧层构成，所述的掺杂多晶硅由n+1个N+注入区和n个P-注入区组成，所有N+注入区和P-注入区沿同一方向排列且互相间隔设置，n为大于1的自然数。本发明ESD保护结构设置在VDMOS器件的栅氧化层上，P+掺杂区不需要调整到VDMOS器件场氧化层生长步骤之前，即可以与不带ESD保护结构的VDMOS器件制造工艺相兼容，提高了工艺可操作性和可控性。

主权项

一种应用于VDMOS器件的ESD保护结构，所述的VDMOS器件包括从下至上依次层叠的N+衬底、N‑外延层和栅氧层，其特征在于：所述的ESD保护结构由注于栅氧层下方的P+掺杂区、设于栅氧层上方的掺杂多晶硅以及P+掺杂区和掺杂多晶硅之间的栅氧层构成，所述的掺杂多晶硅由n+1个N+注入区和n个P‑注入区组成，所有N+注入区和P‑注入区沿同一方向排列且互相间隔设置，n为大于1的自然数。