[发明专利]一种高压LDMOS器件无效
| 申请号： | 201010523281.0 | 申请日： | 2010-10-28 |
| 公开（公告）号： | CN101969074A | 公开（公告）日： | 2011-02-09 |
| 发明（设计）人： | 方健;陈吕赟;李文昌;管超;吴琼乐;柏文斌;王泽华 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06 |
| 代理公司： | 电子科技大学专利中心 51203 | 代理人： | 周永宏 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种高压LDMOS器件，包括衬底、位于衬底之上的外延层，位于外延层之上的漂移区，位于LDMOS器件两端的漏区和源区，其特征在于，在衬底和外延层的交界面上紧贴漂移区的下表面具有交替排列的至少一对n型半导体区和p型半导体区，所述n型半导体区和p型半导体区紧贴排列相互形成横向的PN结，同时p型半导体区与漂移区形成纵向的PN结。本发明的有益效果是：本发明中的n型半导体区和p型半导体区也被合称为体内降低表面电场(RESURF)层，这种具有体内降低表面电场层的LDMOS器件有效的解决了现有的LDMOS器件提高反向耐压和降低正向导通电阻的矛盾。 | ||
| 搜索关键词： | 一种 高压 ldmos 器件 | ||
【主权项】：
一种高压LDMOS器件，包括衬底、位于衬底之上的外延层，位于外延层之上的漂移区，位于LDMOS器件两端的漏区和源区，其特征在于，在衬底和外延层的交界面上紧贴漂移区的下表面具有交替排列的至少一对n型半导体区和p型半导体区，所述n型半导体区和p型半导体区紧贴排列相互形成横向的PN结，同时p型半导体区与漂移区形成纵向的PN结。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010523281.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
