[发明专利]一种深亚微米下专用集成电路芯片物理实现方法

摘要

一种深亚微米下专用集成电路芯片的物理实现方法，它主要包含：1）布局规划；2）布局：3）时钟树生成：4）布线：5）参数提取和静态时序分析：采用寄生参数提取工具提取版图的寄生参数，并进行静态时序分析，采用按照宽度优先（Breadthfirstsearch）原则搜索关键路径，本发明已经应用于实际的芯片研发过程，并通过了实际测试，具有较好的实际使用效果。

主权项

一种深亚微米下专用集成电路芯片物理实现方法，其特征在于它主要包含：1）、布局规划：完成芯片高度和宽度的确定，完成PAD的排列，完成RAM的放置，完成电源规划；2）、布局：采用时序驱动布局的技术，对标准单元进行布局时考虑电路时序问题，关键路径上的单元有减少线延迟的优先权；3）、时钟树生成：采用时钟树综合的方法完成，采用多级时钟驱动，保证到达各时钟sink点的skew在设计预定范围之内；4）、布线：完成信号线的连接，控制布线的宽度、间距和层次，同时采用多种技术考虑延迟和耦合噪声以及布线的质量，主要有wire‑widen、wire‑spread和double‑via，采用屏蔽技术降低关键路径上的耦合作用；5）、参数提取和静态时序分析：采用寄生参数提取工具提取版图的寄生参数，并进行静态时序分析，采用按照宽度优先（Breadth first search）原则搜索关键路径，方法如下：加输入信号，根据电路中某节点的扇入节点的到达时间来决定该节点的最迟到达时间，然后，将这个最迟到达时间传向输出端；这样就可以得到每个节点信号可能的最迟到达时间和相应的最长路径；如果最长路径不能满足给定的时序约束，就可以检测到一个时序违反；6）、形式验证：通过数学运算将设计与正确的设计进行一致性对比，得出是否一致的结论和不一致处的电路点；7）、物理验证：完成设计规则检查，如天线效应。