[发明专利]低漏电及数据保持电路

摘要

本申请提供一种低漏电及数据保持电路。并提供一种集成电路，包括第一电路以及休眠晶体管电路。该第一电路接收输入信号并处理输入信号。该第一电路还在具有低漏电的休眠状态中保持数据。该休眠晶体管电路连接至该第一电路并接收具有负电压的休眠信号。当在该第一电路中保持数据时，该休眠电路基于休眠信号减少处于休眠状态的第一电路的功耗，以具有低漏电。

主权项

一种数据保持电路装置，该装置包括：输入/输出基垫单元，包括具有输入端和输出端的电平移位器电路；输出锁存电路，包括至少两个连接至该电平移位器电路的输出端的晶体管，并配置为基于所述输入端的状态来保持该电平移位器电路的状态；以及漏电优化电路，配置为与该输出锁存电路的状态保持相协同地降低漏电功率。