[发明专利]对带有透明锁存器的数字集成电路进行优化的速度分级的方法无效
| 申请号： | 201010567839.5 | 申请日： | 2010-11-26 |
| 公开（公告）号： | CN102142046A | 公开（公告）日： | 2011-08-03 |
| 发明（设计）人： | 曾璇;周海;陶俊;龚旻 | 申请（专利权）人： | 复旦大学 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 上海正旦专利代理有限公司 31200 | 代理人： | 包兆宜 |
| 地址： | 20043*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属集成电路领域，涉及针对考虑工艺偏差影响下的带有透明锁存器的数字集成电路进行最优化速度分级的方法，包括计算带有透明锁存器的数字集成电路的最小时钟周期累计密度分布函数，以及根据最小时钟周期累计密度分布函数确定最优时钟周期等级分界点和分界点的最优测试顺序，以最大化总收益。本方法能通过随机配置法以很低的计算复杂度和很高的求解精度得到透明锁存器电路的工作时钟周期分布，避免随机到达时间求解中的收敛性问题；能以计算复杂度仅为O(n log n)的优化方法确定周期等级分界点的最优测试顺序，从而最小化测试成本；还能从理论上保证在采用贪婪算法确定周期等级分界点位置以最大化电路设计收益时，每次迭代计算的最优性。 | ||
| 搜索关键词： | 带有 透明 锁存器 数字集成电路 进行 优化 速度 分级 方法 | ||
【主权项】：
一种对带有透明锁存器的数字集成电路进行优化的速度分级的方法，其特征在于，其包括：步骤1：计算带有透明锁存器的数字集成电路的最小时钟周期累计密度分布函数CDF；以及步骤2：基于上述最小时钟周期累计密度分布函数，通过迭代优化确定最优时钟周期等级分界点和最优测试顺序，以最大化电路设计总收益；所述的总收益＝销售利润‑测试成本。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于复旦大学，未经复旦大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010567839.5/，转载请声明来源钻瓜专利网。
- 上一篇：粉尘收集装置
- 下一篇：涂料粉体投料除尘装置
