[发明专利]互连结构的制造方法有效
| 申请号： | 201010569402.5 | 申请日： | 2010-12-01 |
| 公开（公告）号： | CN102487036A | 公开（公告）日： | 2012-06-06 |
| 发明（设计）人： | 周鸣 | 申请（专利权）人： | 中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 100176 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种互连结构的制造方法，包括：提供插塞；在所述插塞上依次形成阻挡层、低K介质层、硬掩膜低K介质层、氧化层、硬掩膜层和光刻胶层；图形化所述光刻胶层，形成光刻胶图形；以所述光刻胶图形为掩膜蚀刻所述硬掩膜层，形成位于硬掩膜层中、且位于插塞上的开口；去除光刻胶图形，依次蚀刻所述开口露出的氧化层、硬掩膜低K介质层、低K介质层，直至露出所述阻挡层；去除所述硬掩膜层，所述去除工艺相对于氧化层和硬掩膜低K介质层，对硬掩膜层具有较大的选择比；进行清洗；向所述开口中填充导电材料。本发明提供的互连结构的制造方法可提高良率。 | ||
| 搜索关键词： | 互连 结构 制造 方法 | ||
【主权项】：
一种互连结构的制造方法，其特征在于，包括：提供插塞；在所述插塞上依次形成阻挡层、低K介质层、硬掩膜低K介质层、氧化层、硬掩膜层和光刻胶层；图形化所述光刻胶层，形成光刻胶图形；以所述光刻胶图形为掩膜蚀刻所述硬掩膜层，形成位于硬掩膜层中、且位于插塞上的开口；去除光刻胶图形，依次蚀刻所述开口露出的氧化层、硬掩膜低K介质层、低K介质层，直至露出所述阻挡层；去除所述硬掩膜层，所述去除工艺相对于氧化层和硬掩膜低K介质层，对硬掩膜层具有较大的选择比；向所述开口中填充导电材料。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010569402.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
