[发明专利]半导体元件的制备方法无效

专利信息
申请号: 201010578074.5 申请日: 2010-12-08
公开(公告)号: CN102543732A 公开(公告)日: 2012-07-04
发明(设计)人: 余军;蔡建祥;顾勇;陈清 申请(专利权)人: 无锡华润上华半导体有限公司
主分类号: H01L21/336 分类号: H01L21/336;H01L21/28
代理公司: 暂无信息 代理人: 暂无信息
地址: 214028 江苏省无*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明关于一种半导体元件的制备方法,其包括步骤:步骤一:应用传统的工艺流程制备多晶硅栅极并沉积适当厚度的层间介质层(ILD,Interlayer Dielectric);该多晶硅栅极具有位于下层的浮栅(FG,Floating Gate)、中间层的氧化物-氮化物-氧化物(ONO)及位于上层的控制栅(CG,Control Gate);步骤二:利用化学机械抛光将层间介质层ILD磨平并停止在CG多晶硅表面;步骤三:使用对OXIDE选择比很高的湿法刻蚀方法将CG多晶硅完全去除;步骤四:在除去了CG多晶硅的晶圆上沉积填充能力(gap fill)较好的金属层;步骤五:利用CMP工艺将沉积的金属层磨平并停留在层间介质层表面。本发明半导体元件的制备方法通过金属层置换CG多晶硅,降低了内阻,稳定耗尽效应改善了半导体元件的可靠性能。
搜索关键词: 半导体 元件 制备 方法
【主权项】:
一种半导体元件的制备方法,其特征在于:其包括步骤:步骤一:制备多晶硅栅极并沉积适当厚度的层间介质层(ILD,Interlayer Dielectric);该多晶硅栅极包括位于下层的浮栅(FG,Floating Gate)、中间层的氧化物‑氮化物‑氧化物(ONO)及位于上层的控制栅(CG,Control Gate);步骤二:利用化学机械抛光(Chemical Mechanical Polishing,CMP)将层间介质层磨平并停止在控制栅多晶硅表面;步骤三:将控制栅的多晶硅通过刻蚀的方法去除;步骤四:在除去了控制栅多晶硅的晶圆上沉积金属层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡华润上华半导体有限公司,未经无锡华润上华半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201010578074.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top