[发明专利]处理器、协处理器、信息处理系统及其方法无效
| 申请号： | 201010598247.X | 申请日： | 2010-12-21 |
| 公开（公告）号： | CN102109979A | 公开（公告）日： | 2011-06-29 |
| 发明（设计）人： | 坂口浩章 | 申请（专利权）人： | 索尼公司 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 黄小临 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种处理器包括：缓冲器，用于将不具有操作数的指令序列分离为多个段，并存储这些段；数据保存器，用于保存将被处理的数据；译码器，用于参考所述数据，并从序列的顶部顺序地译码这些指令中的至少一个；指令执行单元，用于执行指令；以及指令序列控制单元，用于根据译码结果来控制指令序列的更新。当所译码的顶部指令是分支指令时，如果发生分支，则指令序列控制单元更新序列，使得段之一的顶部指令位于序列的顶部处。如果不发生分支，则指令序列控制单元更新序列，使得紧跟在分支指令之后的下一个指令位于序列的顶部处。 | ||
| 搜索关键词： | 处理器 信息处理 系统 及其 方法 | ||
【主权项】：
一种处理器，包括：指令缓冲器，用于将由不具有操作数的多个指令形成的指令序列分离为多个段，并存储这些段；数据保存单元，用于保存将通过使用所述多个指令处理的数据；译码器，用于参考保存在所述数据保存单元中的数据，并逐个从位于指令序列的顶部处的指令顺序地译码这些指令中的至少一个；指令执行单元，用于根据由所述译码器执行的译码的结果，执行指令；以及指令序列更新控制单元，用于根据由所述译码器执行的译码的结果，控制指令序列的更新；其中当所译码的顶部指令是分支指令时，如果发生分支，则所述指令序列更新控制单元更新指令序列，使得这些段中的任何一个的顶部指令变得位于指令序列的顶部处，以及如果不发生分支，则所述指令序列更新控制单元更新指令序列，使得紧跟在所述分支指令之后的下一个指令变得位于指令序列的顶部处。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于索尼公司，未经索尼公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010598247.X/，转载请声明来源钻瓜专利网。
