[发明专利]基于FPGA的Adaline神经网络控制器无效
| 申请号： | 201010602789.X | 申请日： | 2010-12-23 |
| 公开（公告）号： | CN102004464A | 公开（公告）日： | 2011-04-06 |
| 发明（设计）人： | 张崇巍;汪木兰;鲍伟;谢震 | 申请（专利权）人： | 合肥工业大学 |
| 主分类号： | G05B19/05 | 分类号： | G05B19/05 |
| 代理公司： | 安徽省合肥新安专利代理有限责任公司 34101 | 代理人： | 何梅生 |
| 地址： | 230009 *** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA的Adaline神经网络控制器，其特征是采用FPGA处理芯片M1，所述FPGA处理芯片M1连接有EPCS4芯片M2、LED阵列电路M3、信号输入接口M4、信号输出接口M5、电压匹配电路M6、有源晶体振荡器电路M7、程序下载接口M8，以及+5V、+3.3V和+1.8V三路稳压电源电路M9；电压匹配电路M6还连接有128×64位点阵式液晶显示屏M10。本发明基于现场可编程门阵列FPGA，有利于提高神经网络计算效率和工作稳定性。 | ||
| 搜索关键词： | 基于 fpga adaline 神经网络 控制器 | ||
【主权项】：
一种基于FPGA的Adaline神经网络控制器，其特征是采用FPGA处理芯片M1，所述FPGA处理芯片M1连接有EPCS4芯片M2、LED阵列电路M3、信号输入接口M4、信号输出接口M5、电压匹配电路M6、有源晶体振荡器电路M7、程序下载接口M8，以及+5V、+3.3V和+1.8V三路稳压电源电路M9；所述电压匹配电路M6还连接有128×64位点阵式液晶显示屏M10；以所述FPGA处理芯片M1进行信号接收、权值计算、转移函数计算和系统权值的修改；在所述FPGA处理芯片M1的内部设置浮点数加减法器、浮点数乘法器、浮点数除法器、函数发生器、存储器和查找表，用于实现Adaline正向算法以及Widrow‑Hoff学习规则。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合肥工业大学，未经合肥工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010602789.X/，转载请声明来源钻瓜专利网。
