[发明专利]阵列基板及其形成方法有效
申请号: | 201010616900.0 | 申请日: | 2010-12-17 |
公开(公告)号: | CN102569186A | 公开(公告)日: | 2012-07-11 |
发明(设计)人: | 周政旭 | 申请(专利权)人: | 奇美电子股份有限公司;群康科技(深圳)有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;G02F1/1362;G02F1/1368 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 骆希聪 |
地址: | 中国台湾新竹科学工*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及阵列基板及其形成方法,以在不增加掩模数目的前提下取代现有的举离工艺。本发明的特点是,以多段式调整掩模搭配普通掩模,只需进行三次光刻工艺即可形成阵列基板的显示区与外围走线区。上述工艺形成的外围走线区中,顶导线与底导线直接接触,两者之间不具有其它导电层。此外,本发明不需举离工艺,可避免不溶于去光阻液的材料悬浮于去光阻液或残留于阵列基板的表面上。 | ||
搜索关键词: | 阵列 及其 形成 方法 | ||
【主权项】:
一种阵列基板的形成方法,包括:形成一第一导电层于一基板上;形成一第一光阻层于该第一导电层上;以一第一多段式调整掩模进行一光刻工艺,图案化该第一光阻层以形成一第一无光阻区域、一第一薄层光阻图案、及一第一厚层光阻图案;蚀刻对应该第一无光阻区域的该第一导电层,形成一栅极、与该栅极相连的一栅极线、一共通电极线、及一底导线,其中该第一薄层光阻图案位于该栅极、该栅极线、该共通电极线、及该底导线的走线区域上,且该第一厚层光阻图案位于该底导线的接触区域上;灰化该第一薄层光阻图案,露出该栅极、该栅极线、该共通电极线、及该底导线的走线区域;选择性沉积一绝缘层于该基板、该栅极、该栅极线、该共通电极线、及该底导线的走线区域上;选择性沉积一半导体层于该绝缘层上;移除该第一厚层光阻图案;以及形成一第二导电层于该半导体层与该底导线的接触区域上。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于奇美电子股份有限公司;群康科技(深圳)有限公司,未经奇美电子股份有限公司;群康科技(深圳)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201010616900.0/,转载请声明来源钻瓜专利网。
- 上一篇:苦荞茶及其制作方法
- 下一篇:一种节能电泵及其工作方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造