[发明专利]芯片载体的无核制作方法无效
| 申请号： | 201010623651.8 | 申请日： | 2010-12-30 |
| 公开（公告）号： | CN102548254A | 公开（公告）日： | 2012-07-04 |
| 发明（设计）人： | 朱兴华;苏新虹 | 申请（专利权）人： | 北大方正集团有限公司 |
| 主分类号： | H05K3/46 | 分类号： | H05K3/46;H01L21/48;H01L23/498 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 11112 | 代理人： | 罗建民;邓伯英 |
| 地址： | 100871 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种芯片载体的无核制作方法，其中，包括：在载板上制备至少两层精细线路层、位于所述至少两层精细线路层之间的内层导电柱层和内层绝缘层，以获得内层精细线路板；在所述内层精细线路板的至少一面上制备至少一层导电柱层、至少一层外层绝缘层和至少一层外层精细线路层。本发明通过无核制作方法来制备芯片载体，通过图像转移法来制备导电柱层，通过选用层压纯树脂类型的绝缘层，能使研磨后的绝缘层的表面更加平滑，有利于绝缘层和精细线路层之间有更好的结合力，保证产品的可靠性与合格率，同时，在对各绝缘层进行层压处理后进行研磨时不受芯片载体层数的限制，有利于制备具有不同奇数层精细线路层或不同偶数层精细线路层的芯片载体。 | ||
| 搜索关键词： | 芯片 载体 无核 制作方法 | ||
【主权项】：
一种芯片载体的无核制作方法，其特征在于，包括：在载板上制备至少两层精细线路层、位于所述至少两层精细线路层之间的内层导电柱层和内层绝缘层，以获得内层精细线路板；在所述内层精细线路板的至少一面上制备至少一层导电柱层、至少一层外层绝缘层和至少一层外层精细线路层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司，未经北大方正集团有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010623651.8/，转载请声明来源钻瓜专利网。
