[发明专利]半导体衬底、半导体装置以及半导体衬底的制造方法有效
| 申请号： | 201080013387.4 | 申请日： | 2010-03-25 |
| 公开（公告）号： | CN102362336A | 公开（公告）日： | 2012-02-22 |
| 发明（设计）人： | 野上彰二;五东仁;柴田巧;山本刚 | 申请（专利权）人： | 胜高股份有限公司;株式会社电装 |
| 主分类号： | H01L21/20 | 分类号： | H01L21/20;H01L21/336;H01L29/78 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 毛立群;王忠忠 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种容易获得所希望的电特性的半导体衬底、半导体装置和半导体衬底的制造方法。半导体衬底的制造方法具备：形成第1外延层11的第1外延层形成工序（S1）；在第1外延层形成沟槽的沟槽形成工序（S2）；以及外延层形成工序（S3、S4、S5），在第1外延层和沟槽内，使用包含不同的生长速度的多个生长条件，以掩埋沟槽内的方式形成外延层，使在多个生长条件的每一个中掺入到外延层中的掺杂物浓度为固定。 | ||
| 搜索关键词： | 半导体 衬底 装置 以及 制造 方法 | ||
【主权项】：
一种半导体衬底的制造方法，其特征在于，具备：第1外延层形成工序，在第1导电型的半导体衬底导入所述第1导电型的掺杂物气体而形成第1外延层；沟槽形成工序，在所述第1外延层形成沟槽；以及外延层形成工序，在所述第1外延层和所述沟槽内，使用包含不同的生长速度的多个生长条件，以掩埋所述沟槽内的方式形成与所述第1导电型不同的第2导电型的外延层，使在所述多个生长条件的每一个中掺入到所述外延层中的所述第2导电型的掺杂物浓度为固定。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于胜高股份有限公司;株式会社电装，未经胜高股份有限公司;株式会社电装许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201080013387.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
