[发明专利]半导体器件及其制造方法

摘要

在半导体衬底（1S）上形成层间绝缘膜（PIL）。通过在用来在层间绝缘膜（PIL）中形成栓塞（PL1）的CMP结束之后，使层间绝缘膜（PIL）的表面后退，使得栓塞（PL1）的上表面比层间绝缘膜（PIL）的上表面高。由此，可以确保栓塞（PL1）和布线（W1）在竖直的方向上的连接的可靠性。也可以使布线（W1）不向层间绝缘膜（PIL）挖入，或者减小挖入形成的量。

主权项

一种半导体器件，其特征在于包括：在半导体衬底上形成的第1层间绝缘膜；在上述第1层间绝缘膜中形成的第1栓塞；在上述第1层间绝缘膜上形成且介电常数比氧化硅低的第2层间绝缘膜；以及在上述第2层间绝缘膜中形成且与上述第1栓塞连接的第1埋入布线，上述第1栓塞的上表面形成在比上述第1层间绝缘膜的上表面高的位置，上述第1埋入布线的下表面形成在比上述第1栓塞的上表面低的位置，上述第1埋入布线的最下表面形成在上述第2层间绝缘膜中，在从上述第1埋入布线的最下表面到上述第1栓塞的上表面的距离为长度L8，从上述第1层间绝缘膜的上表面到上述第1埋入布线的最下表面的距离为长度L9时，长度L8＞长度L9成立。