[发明专利]集成电路版图验证图形拓扑命令并发计算方法

摘要

本发明公布了一种使用于集成电路版图验证工具中的图形拓扑命令计算方法，所属的技术领域是集成电路计算机辅助设计领域，尤其是涉及集成电路版图的设计规则检查(DRC)和版图与原理图的一致性检查(LVS)领域。本发明创造性地提出了并发的图形拓扑命令计算方法，用于解决甚大规模集成电路版图验证过程中所面临的运行时间过长，验证效率低，进而导致版图无法验证的问题。图形拓扑命令并发计算方法基于扫描线局部性原理，通过查询状态转移矩阵的方式来完成图形拓扑关系计算，在一次扫描线的执行中完成所有6种图形拓扑命令的计算。实验结果表明，图形拓扑命令并发计算方法减少了命令执行时间，极大地提高了版图验证效率。

主权项

一种集成电路版图验证并发图形拓扑命令计算方法，其技术特征在于包含以下几个步骤：①观测当前边，生成观测图形状态。②访问状态转移矩阵，根据观测状态和历史状态生成新状态。③边匹配器生成垂直边，并生成新状态。④调整斜边位置。根据斜率，向上或者下遍历邻近边。如果斜边与邻近边有交点，则更新状态，调整斜边位置。⑤以上步骤重复若干次，直到所有扫描线结束则停止。