[发明专利]半导体集成电路及其制造方法、使用该电路的半导体装置有效
申请号: | 201110034786.5 | 申请日: | 2007-04-28 |
公开(公告)号: | CN102169850A | 公开(公告)日: | 2011-08-31 |
发明(设计)人: | 山口真弓;泉小波 | 申请(专利权)人: | 株式会社半导体能源研究所 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L21/822;H01L21/84;H01L27/06;H01L27/12 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 柯广华;高为 |
地址: | 日本神奈*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明名称为半导体集成电路及其制造方法、使用该电路的半导体装置。在半导体衬底中形成通孔的工序或对半导体衬底从背面进行抛光的工序需要非常长的时间,这成为产率降低的原因。另外,由于层叠有半导体衬底,所以被层叠而形成的半导体集成电路变厚,机械柔软性低。本发明的技术要点如下:在多个衬底上形成剥离层,并在剥离层上形成半导体元件及用来形成贯穿布线的开口部。然后,从衬底剥离具有半导体元件的层并层叠它们,并通过在开口部中形成具有导电性的层形成贯穿布线,以制造半导体集成电路。 | ||
搜索关键词: | 半导体 集成电路 及其 制造 方法 使用 电路 装置 | ||
【主权项】:
一种用于制造半导体装置的方法,包括:在第一衬底上形成第一释放层;在所述第一释放层上形成晶体管;在所述晶体管上形成第四绝缘层;在所述第四绝缘层中形成第一开口,以通过所述第一开口来暴露所述第一释放层;在所述第一开口中和所述第四绝缘层上形成导电层,以在所述第一开口的底部上提供所述导电层并将所述导电层连接到所述晶体管;分离所述第一衬底和所述第一释放层,以暴露所述导电层的后表面;在第二衬底上形成第二释放层;在所述第二释放层上形成包括第二开口和第二半导体元件的第二元件形成层,所述第二半导体元件包括第二半导体层和夹住所述第二半导体层的第二绝缘两层;从所述第二衬底分离所述第二元件形成层,所分离的第二开口是通孔;在所述第四绝缘层和所述导电层上布置所述第二元件形成层,使得所述第一开口和所分离的第二开口彼此重叠;以及通过在所述第一开口和所述第二开口中以及在所述导电层上滴落导电材料来形成布线,所述布线电连接所述晶体管和所述第二元件形成层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社半导体能源研究所,未经株式会社半导体能源研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110034786.5/,转载请声明来源钻瓜专利网。
- 上一篇:一种电池的加热电路
- 下一篇:在钟表的主指针上按照需要显示时区
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造