[发明专利]半导体存储器装置

摘要

本发明涉及半导体存储器装置。根据一个实施例，一种半导体存储器装置根据日志结构方法进行以下写入：响应于来自主机的写入具有特定的逻辑块地址的数据的请求而将数据写入半导体存储器元件，以及为了压缩而将有效数据写入所述半导体存储器元件。所述半导体存储器装置根据预定的比率调整响应于来自所述主机的请求的写入的频率和用于压缩的写入的频率。

主权项

一种半导体存储器装置，包括：半导体存储器芯片，其具有多个存储区；第一写入控制单元，其被配置为从信息处理装置接收用于写入与逻辑块地址相关联的第一数据的请求，并进行在所述半导体存储器芯片的所述存储区当中的已从其中擦除了数据的已擦除的存储区中的未写入位置中写入所述第一数据的第一写入；第一存储单元，其被配置为在其中存储关联信息，所述关联信息表示指示出所述第一数据被写入的位置的物理地址和与所述第一数据相关联的所述逻辑块地址之间的关联；第二写入控制单元，其被配置为接收用于写入与已经写入的第二数据关联于相同的逻辑块地址的第三数据的请求，并在所述半导体存储器芯片的所述存储区当中的已擦除的存储区中的未写入位置中写入所述第三数据；第一更新单元，其被配置为当所述第二写入控制单元写入所述第三数据时将所述关联信息更新为指示出所述逻辑块地址和用于所述第三数据的物理地址之间的关联的关联信息；第三写入控制单元，其被配置为通过进行将第四数据写入被擦除的另一存储区中的第二写入而进行垃圾收集，所述第四数据不是无效的且在所述半导体存储器芯片的先前写入了所述第二数据的存储区中；以及频率调整单元，其被配置为根据预先设定的比率而调整响应于来自所述信息处理装置的请求的所述第一写入的频率和用于所述垃圾收集的所述第二写入的频率。