[发明专利]沟槽隔离结构的制造方法有效
申请号: | 201110049457.8 | 申请日: | 2011-02-28 |
公开(公告)号: | CN102651333A | 公开(公告)日: | 2012-08-29 |
发明(设计)人: | 倪志荣;吕珈宏 | 申请(专利权)人: | 华邦电子股份有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762 |
代理公司: | 隆天国际知识产权代理有限公司 72003 | 代理人: | 郑小军;冯志云 |
地址: | 中国台湾台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种浅沟槽隔离结构的制造方法。于一基底上依序形成一图案化垫层与一图案化掩膜层,其中基底包括一存储单元区与一外围区。以图案化掩膜层为掩膜,移除部分基底,以形成多个沟槽。于基底上形成一第一衬层,以覆盖图案化掩膜层、图案化垫层以及沟槽的表面。移除覆盖外围区的图案化掩膜层、图案化垫层以及沟槽的表面的第一衬层。在移除外围区的第一衬层后,对图案化掩膜层进行一内缩工艺,使得外围区的图案化掩膜层的内缩量大于存储单元区的图案化掩膜层的内缩量。于沟槽中形成绝缘层,以形成多个浅沟槽隔离结构。本发明可使存储器元件具有较佳的元件特性与信赖度。 | ||
搜索关键词: | 沟槽 隔离 结构 制造 方法 | ||
【主权项】:
一种浅沟槽隔离结构的制造方法,包括步骤:于一基底上依序形成一图案化垫层与一图案化掩膜层,其中该基底包括一存储单元区与一外围区;以该图案化掩膜层为掩膜,移除部分该基底,以形成多个沟槽;于该基底上形成一第一衬层,以覆盖该图案化掩膜层、该图案化垫层以及所述多个沟槽的表面;移除覆盖该外围区的该图案化掩膜层、该图案化垫层以及所述多个沟槽的表面的该第一衬层;对该图案化掩膜层进行一内缩工艺,使得该外围区的该图案化掩膜层的内缩量大于该存储单元区的该图案化掩膜层的内缩量;以及于所述多个沟槽中形成绝缘层,以形成多个浅沟槽隔离结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110049457.8/,转载请声明来源钻瓜专利网。
- 上一篇:双路进水组件及双水路进水的电子马桶
- 下一篇:挖掘装载机的操纵机构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造