[发明专利]SOI时钟双边沿静态D触发器

摘要

本发明公开了一种SOI时钟双边沿静态D触发器，包括：上通道和下通道两条数据通道，所述上通道包括N型MOS管TN1、TN2，反相器INV1、INV2、INV3以及CMOS传输门TG1；所述下通道包括N型MOS管TN3、TN4，反相器INV2、INV3、INV4以及CMOS传输门TG2。本发明提出了一种基于SOI的时钟双边沿静态D触发器。实验数据显示，和体硅工艺实现的CMOS器件相比，SOI工艺实现的电路可以减小功耗达81.25％。与现有的三种触发器相比，能节省功耗达71.58％。而且相较于单边沿触发器，在同样的时钟频率下能够使得输入处理速率加快一倍。

主权项

一种SOI时钟双边沿静态D触发器，其特征在于，包括：上通道和下通道两条数据通道，所述上通道包括N型MOS管TN1、TN2，反相器INV1、INV2、INV3以及CMOS传输门TG1；所述下通道包括N型MOS管TN3、TN4，反相器INV2、INV3、INV4以及CMOS传输门TG2；TN1、INV1、TN2、INV2、INV3依次连接，且TN1的第一端连接INV1的输入端，INV1的输出端连接TN2的第一端，TN2的第二端连接INV2的输入端，INV2的输出端连接INV3的输入端；TN3、INV4、TN4依次连接，且TN3的第一端连接INV4的输入端，INV4的输出端连接TN4的第一端，TN4的第二端连接INV2的输入端；TG1与TG2并联，且连接于INV2的输入端与INV3的输出端之间；TN1的第二端与TN3的第二端连接，连接点作为所述D触发器得到输入端。