[发明专利]UMOS晶体管及其形成方法有效
| 申请号： | 201110102996.3 | 申请日： | 2011-04-22 |
| 公开（公告）号： | CN102184957A | 公开（公告）日： | 2011-09-14 |
| 发明（设计）人： | 刘宪周 | 申请（专利权）人： | 上海宏力半导体制造有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L21/28 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 上海市浦东新*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种UMOS晶体管的形成方法，包括：提供半导体基底，所述半导体基底表面形成有外延层，所述外延层的表面形成有掺杂阱，所述掺杂阱和所述外延层的掺杂类型相反；形成沟槽，所述沟槽贯穿所述掺杂阱，并部分位于所述外延层内；形成覆盖所述掺杂阱和沟槽的栅介质层以及填充满所述沟槽的多晶硅层；对所述多晶硅层进行刻蚀处理，直至暴露栅介质层，形成栅电极层；在所述掺杂阱内形成源区，所述源区位于栅电极层两侧。本发明还提供依据上述方法所形成的UMOS晶体管。通过本发明可以提高UMOS晶体管的性能。 | ||
| 搜索关键词： | umos 晶体管 及其 形成 方法 | ||
【主权项】：
一种UMOS晶体管的形成方法，其特征在于，包括：提供半导体基底，所述半导体基底表面形成有外延层，所述外延层的表面形成有掺杂阱，所述掺杂阱和所述外延层的掺杂类型相反；形成沟槽，所述沟槽贯穿所述掺杂阱，并部分位于所述外延层内；形成覆盖所述掺杂阱和沟槽的栅介质层以及填充满所述沟槽的多晶硅层；对所述多晶硅层进行刻蚀处理，直至暴露栅介质层，形成栅电极层；在所述掺杂阱内形成源区，所述源区位于栅电极层两侧。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司，未经上海宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110102996.3/，转载请声明来源钻瓜专利网。
- 上一篇：基板处理装置以及基板处理方法
- 下一篇：二次电池
- 同类专利
- 专利分类
