[发明专利]一种迟滞比较电路及芯片

摘要

本发明属于电子电路技术领域，提供了一种迟滞比较电路及芯片，所述迟滞比较电路包括第一差动比较模块、第二差动比较模块、逻辑判断模块以及偏置模块。在本发明中，通过逻辑判断模块比较第一差动比较模块输出的第一比较结果与第二差动比较模块输出的第二比较结果，输出两个不同的控制信号分别至第一差动比较模块以及第二差动比较模块，以控制该第一差动比较模块与该第二差动比较模块的工作状态，并判断输出该第一比较结果或者第二比较结果，从而达到了在简化电路复杂度的同时，实现迟滞电压的精确控制，迟滞范围不随工艺、温度变化而变化，且电路功耗消耗低的目的。

主权项

一种迟滞比较电路，与电源相连接，其特征在于，所述迟滞比较电路包括：第一差动比较模块，包括三个输入端和两个输出端，所述第一差动比较模块的第一输入端为所述迟滞比较电路的输入端，所述第一差动比较模块用于将所述第一输入端接收到的输入电压与所述第一差动比较模块的第二输入端接收到第一基准参考电压进行比较，输出第一比较结果；第二差动比较模块，包括三个输入端和两个输出端，所述第二差动比较模块的第一输入端与所述第一差动比较模块的第一输入端相连接，所述第二差动比较模块用于将所述第二差动比较模块的第一输入端接收到的输入电压与所述第二差动比较模块的第二输入端接收到第二基准参考电压进行比较，输出第二比较结果；逻辑判断模块，包括五个输入端和三个输出端，所述逻辑判断模块的第一输入端同时接所述第一差动比较模块的第一输出端与所述第二差动模块的第二输出端，所述逻辑判断模块的第二输入端同时接所述第一差动比较模块的第二输出端与所述第二差动模块的第一输出端，所述逻辑判断模块的第一输出端为所述迟滞比较电路的输出端，所述逻辑判断模块的第二输出端接所述第一差动比较模块的第三输入端，所述逻辑判断模块的第三输出端接所述第二差动比较模块的第三输入端的，所述逻辑判断模块用于判断输出所述第一差动比较模块输出的第一比较结果或者所述第二差动比较模块输出的第二比较结果至所述逻辑判断模块的第一输出端，并根据所述第一比较结果与所述第二比较结果的比较结果，输出两个不同的控制信号分别至所述第一差动比较模块的第三输入端以及所述第二差动比较模块的第三输入端；以及偏置模块，包括一个输入端和三个输出端，所述偏置模块的输入端与所述电源相连接，所述偏置模块的第一输出端与所述逻辑判断模块的第三输入端相连接，所述偏置模块的第二输出端与所述逻辑判断模块的第四输入端相连接， 所述偏置模块的第三输出端与所述逻辑判断模块的第五输入端相连接，所述偏置模块用于向所述逻辑判断模块提供稳定的偏置源。