[发明专利]PMOS管的制作方法有效
申请号: | 201110138592.X | 申请日: | 2011-05-26 |
公开(公告)号: | CN102800594A | 公开(公告)日: | 2012-11-28 |
发明(设计)人: | 刘金华;周地宝;周晓君;神兆旭;王文博 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/20 |
代理公司: | 北京德琦知识产权代理有限公司 11018 | 代理人: | 牛峥;王丽琴 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种PMOS管的制作方法,在半导体衬底表面形成凸起结构的第一硬掩膜层,采用外延生长工艺在第一硬掩膜层两侧的半导体衬底之上分别生长漏极SiGe外延层和源极SiGe外延层,接着在漏极SiGe外延层和源极SiGe外延层之上形成第二硬掩膜层,去除第一硬掩膜层后,所形成的开口暴露出半导体衬底,然后采用外延生长工艺在暴露出的半导体衬底之上生长新的半导体衬底,在新的半导体衬底之上形成第一侧壁层和栅极结构。采用本发明公开的方法,能够降低PMOS管的漏电流。 | ||
搜索关键词: | pmos 制作方法 | ||
【主权项】:
一种PMOS管的制作方法,该方法包括:在半导体衬底表面形成第一硬掩膜层,并对第一硬掩膜层进行刻蚀,刻蚀后的第一硬掩膜层为位于半导体衬底之上的凸起结构;采用外延生长工艺在刻蚀后的第一硬掩膜层两侧的半导体衬底之上分别生长漏极锗化硅SiGe外延层和源极SiGe外延层,且所述漏极SiGe外延层和源极SiGe外延层的上表面低于所述第一硬掩膜层的上表面;在所述漏极SiGe外延层和源极SiGe外延层之上形成第二硬掩膜层,且所述第二硬掩膜层的上表面与所述第一硬掩膜层的上表面高度相同;去除第一硬掩膜层后,所形成的开口暴露出半导体衬底;采用外延生长工艺在暴露出的半导体衬底之上生长新的半导体衬底,且新的半导体衬底的上表面小于或等于漏极SiGe外延层和源极SiGe外延层的上表面的高度;在所述漏极SiGe外延层、源极SiGe外延层、保护层和第二硬掩膜层围绕而成的沟槽的内壁形成第一侧壁层,在所述沟槽内形成栅极结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110138592.X/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造