[发明专利]用于高压集成电路的dV/dt防止电路

摘要

一种用于高压集成电路的dV/dt防止电路，高压集成电路300包括脉冲发生电路302、高压DMOS管303、高压DMOS管304、下桥臂控制电路307和高压区308，dV/dt防止电路309位于高压区308内，信号输入301通过高压集成电路300的输入端IN分别进入脉冲发生电路302和下桥臂控制电路307，脉冲发生电路302的第一输出端A连接高压DMOS管303的栅极。本发明中的dV/dt无论为何值时，无需元器件参数及版图布局高度一致就能保证高压区输出正常电位，从而有效抑制高压集成电路因dV/dt所产生的误动作，扩大了高压集成电路的应用范围、提高了高压集成电路的可靠性。

主权项

一种用于高压集成电路的dV/dt防止电路，高压集成电路300包括脉冲发生电路302、高压DMOS管303、高压DMOS管304、下桥臂控制电路307和高压区308，其特征是dV/dt防止电路309位于高压区308内，电容305为高压DMOS管303的寄生电容，电容305为高压DMOS管304的寄生电容；信号输入301通过高压集成电路300的输入端IN分别进入脉冲发生电路302和下桥臂控制电路307，脉冲发生电路302的第一输出端A在信号输入301的上升沿产生一个窄脉冲，第一输出端A连接高压DMOS管303的栅极，脉冲发生电路302的第二输出端B在信号输入301的下降沿产生一个窄脉冲，第二输出端B连接高压DMOS管304的栅极，下桥臂控制电路307的输出端LO产生与信号输入301反相的信号，脉冲发生电路302和下桥臂控制电路307由低压区供电电源312供电，低压区供电电源312的正端记为VCC，低压区供电电源312的负端记为GND，高压DMOS管303的衬底与源极相连并接GND，高压DMOS管303的漏极进入高压区308，高压DMOS管303漏极在高压区308内进入dV/dt防止电路309的第一输入端C，高压DMOS管304的衬底与源极相连并接GND，高压DMOS管304的漏极进入高压区308，高压DMOS管304漏极在高压区308内进入dV/dt防止电路309的第二输入端D，dV/dt防止电路309由高压区供电电源313供电，高压区供电电源313的正端记为VB，高压区供电电源313的负端记为VS，dV/dt防止电路309的输出端接PMOS管310和NMOS管311的栅极，PMOS管310的衬底与源极相连并接高压区308的最高电压端VB，NMOS管311的衬底与源极相连并接高压区308的最低电压端VS，PMOS管310与NMOS管311的漏极相连作为高压集成电路的上桥臂输出端HO，下桥臂控制电路307的输出端LO连接高压IGBT管314的栅极，上桥臂输出端HO连接高压IGBT管315的栅极，高压IGBT管314的射极与GND相连，高压IGBT管314的集电极与高压IGBT管315的射极相连并接到VS，高压IGBT管315的集电极接600V或1200V高压源P，高压区供电电源313的正端连接VB，高压区供电电源313的负端连接VS。