[发明专利]抑制GIDL效应的后栅极工艺半导体器件及其制备方法

摘要

本发明抑制栅极诱生漏极漏电流效应的器件和方法，特别涉及一种抑制栅极诱生漏极漏电流（GIDL）效应的后栅极工艺半导体器件及其制备方法，尤其是后栅极高介电常数金属栅极（Gate-Last-HKMG）的CMOS器件及制备方法。NMOS漏区的轻掺杂扩散区与其栅极结构在垂直方向上的交叠部分通过自对准离子注入而补偿为与NMOS的阱区相同的掺杂类型，同时，PMOS漏区的轻掺杂扩散区与PMOS的栅极结构在垂直方向上的交叠部分通过自对准离子注入而补偿为与PMOS的阱区相同的掺杂类型，以抑制第一、第二类晶体管的栅极诱生漏极漏电流效应。

主权项

一种抑制栅极诱生漏极漏电流效应的后栅极工艺半导体器件，其中，采用后栅极工艺制备工艺的该半导体器件至少包括第一类晶体管和第二类晶体管，其特征在于，还包括：第一、第二类晶体管各自所包含的栅极沟槽； 形成在第一、第二类晶体管各自的栅极沟槽底部的薄氧化层； 其中，第一、第二类晶体管各自的源区、漏区均包含横向扩散至第一、第二类晶体管各自的栅极沟槽下方的轻掺杂扩散区；并且第一类晶体管漏区的轻掺杂扩散区与第一类晶体管的栅极沟槽在垂直方向上的交叠部分通过离子注入而补偿为与第一类晶体管的阱区相同的掺杂类型；同时，第二类晶体管漏区的轻掺杂扩散区与第二类晶体管的栅极沟槽在垂直方向上的交叠部分通过离子注入而补偿为与第二类晶体管的阱区相同的掺杂类型，以抑制第一、第二类晶体管的栅极诱生漏极漏电流效应。