[发明专利]一种简易单总线接口转换电路及其应用的数据采集系统

摘要

本发明公开了一种简易单总线接口转换电路，通过至少两个三态缓冲器对发送数据进行驱动，增强了传输能力，同时单总线端通过一下拉电阻接地，提高了发送数据的抗干扰能力。同时，采用缓冲器对输入到逻辑与门数据输入端的输入数据进行放大后，通过并联的输出电阻和电容输出逻辑与门的串联的两个输入电阻的串联点上，这样对输入数据进行正向放大，增强了逻辑与门数据输入端输入数据的信号强度，数据接收稳定性得到了提高。此外，采用微处理器对发送和接收数据进行控制，在发送数据时，关闭了逻辑与门，不接收输入数据，避免了发送数据对微处理器接收端的影响，同时，也避免了现有技术中，发送数据时，微处理器接收端出现毛刺，降低通信可靠性的情况。

主权项

一种简易单总线接口转换电路，其特征在于，包括：至少两个三态缓冲器，其输入端均接微处理器的数据发送端，输出端分别通过一输出电阻输出到单总线端上，单总线端通过一下拉电阻接地；一反相器，其输入端接微处理器的收发方向控制端，输出端分别接到所述的至少两个三态缓冲器各自的使能端；一逻辑与门，其输出端连接到微处理器的数据接收端，一个输入端作为控制端接微处理器的收发方向控制端，另一个输入端作为数据输入端通过串联的两个输入电阻接到单总线端；一缓冲器，其输入端接到逻辑与门的输入端，输出端通过并联的输出电阻和电容接到逻辑与门的串联的两个输入电阻的串联点上；微处理器发送数据时，其收发方向控制端输出低电平，在反相器中反相后输出高电平，使能所述的至少两个三态缓冲器，发送数据在所述的至少两个三态缓冲器进行驱动后，经各自的输出电阻输出到单总线端；同时，逻辑与门的数据输入端为低电平，关闭逻辑与门，其输出始终为低电平，不接收输入数据；微处理器接收数据时，其收发方向控制端输出高电平，在反相器中反相后输出低电平，所述的至少两个三态缓冲器不使能，不输出；同时，逻辑与门的控制端为高电平，开启逻辑与门，来自单总线端的输入数据通过串联的两个输入电阻、逻辑与门输出到微处理器的数据接收端，此外，输入到逻辑与门数据输入端的输入数据通过缓冲器进行放大后通过并联的输出电阻和电容输出逻辑与门的串联的两个输入电阻的串联点上。