[发明专利]一种半导体器件的替代栅集成方法有效
| 申请号： | 201110181587.7 | 申请日： | 2011-06-30 |
| 公开（公告）号： | CN102856180A | 公开（公告）日： | 2013-01-02 |
| 发明（设计）人： | 许高博;徐秋霞 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 倪斌 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体器件的替代栅集成方法，包括：提供半导体衬底；在半导体衬底上形成阱区域，定义N型器件区域和/或P型器件区域；在N型器件区域和/或P型器件区域上分别形成牺牲栅堆叠，牺牲栅堆叠包括牺牲栅介质层和牺牲栅电极层，其中，牺牲栅介质层位于半导体衬底上，牺牲栅电极层位于牺牲栅介质层上；环绕牺牲栅堆叠形成侧墙；在牺牲栅堆叠两侧且嵌入半导体衬底形成源/漏区；在半导体衬底上形成SiO2层；在SiO2层上旋涂SOG；对SOG进行刻蚀至SiO2层露出；对SOG与SiO2层进行速率差刻蚀，实现SiO2层表面平坦化；随后分别在N型器件区域形成N型替代栅堆叠，和/或在P型器件区域形成P型替代栅堆叠。 | ||
| 搜索关键词： | 一种 半导体器件 替代 集成 方法 | ||
【主权项】：
一种半导体器件的替代栅集成方法，包括：提供半导体衬底；在所述半导体衬底上形成阱区域，定义N型器件区域和/或P型器件区域；在所述N型器件区域和/或P型器件区域上分别形成牺牲栅堆叠，所述牺牲栅堆叠包括牺牲栅介质层和牺牲栅电极层，其中，所述牺牲栅介质层位于所述半导体衬底上，所述牺牲栅电极层位于所述牺牲栅介质层上；环绕所述牺牲栅堆叠形成侧墙；在所述牺牲栅堆叠两侧且嵌入所述半导体衬底形成源/漏区；在所述半导体衬底上形成SiO2层；在所述SiO2层上旋涂旋转涂布玻璃SOG；对所述SOG进行刻蚀至所述SiO2层露出；对SOG与SiO2层进行速率差刻蚀，实现SiO2层表面平坦化；随后分别在N型器件区域形成N型替代栅堆叠，和/或在P型器件区域形成P型替代栅堆叠。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110181587.7/，转载请声明来源钻瓜专利网。
- 上一篇：用于向装置提供冗余功率的系统和方法
- 下一篇：一种制备低应力GaN薄膜的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
