[发明专利]一种抑制CMOS短沟道效应的方法

摘要

本发明涉及半导体制造领域，尤其涉及一种抑制CMOS短沟道效应的方法。本发明公开了一种抑制CMOS短沟道效应的方法，通过对CMOS器件沟道区域自对准掺杂，至少形成位于其沟道下靠近漏区的重掺杂埋层，同时源漏区域不受影响，从而能有效抑制短沟道效应，且工艺简单，易于实现和操作。

主权项

一种抑制CMOS短沟道效应的方法，采用后栅极高介电常数金属栅工艺制备的CMOS结构至少包含一个第一半导体结构和一个第二半导体结构，且在第一、第二半导体结构各自所包含的栅槽中均填充有样本栅，对样本栅进行回蚀后，在栅槽的底部保留薄氧化层，其特征在于，包括以下步骤：步骤S1，于CMOS结构上旋涂光刻胶，曝光、显影后去除第一半导体结构区域上的光刻胶，形成第一光阻；步骤S2，于从第一光阻中暴露的栅槽处进行角度倾斜离子注入工艺；步骤S3，去除第一光阻，于CMOS结构上再次旋涂光刻胶，曝光、显影后去除第二半导体结构区域上的光刻胶，形成第二光阻；步骤S4，于从第二光阻中暴露的栅槽处进行角度倾斜离子注入工艺；步骤S5，去除第二光阻，激活上述注入的离子。