[发明专利]用FPGA实现KLT变换的方法有效

专利信息
申请号: 201110249279.3 申请日: 2011-08-26
公开(公告)号: CN102447898A 公开(公告)日: 2012-05-09
发明(设计)人: 李甫;王娟;张犁;邱云辉;石光明;杨子龙;曾凡平 申请(专利权)人: 西安电子科技大学
主分类号: H04N7/26 分类号: H04N7/26;H04N7/30
代理公司: 陕西电子工业专利中心 61205 代理人: 王品华;朱红星
地址: 710071*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开一种用FPGA实现KLT变换的方法。包括一维KLT变换和二维KLT变换,一维KLT变换的步骤是:将变换矩阵存储在双端口RAM组中;利用“DSP48E单元”完成KLT变换矩阵的系数与残差矩阵的系数的乘加运算并输出结果。二维KLT变换的步骤是:(1)将行变换矩阵R与列变换矩阵C存储在双端口RAM中;(2)利用“DSP48E单元”完成残差矩阵X的系数与行变换矩阵R的系数的乘加运算,得到中间矩阵M;(3)利用“DSP48E单元”完成中间矩阵M的系数与列变换矩阵C的系数的乘累加运算并输出结果。本发明减少了其它资源的使用,提升了系统的速度和数据吞吐率,可应用于图像压缩编码技术中。
搜索关键词: fpga 实现 klt 变换 方法
【主权项】:
一种用FPGA实现一维KLT变换的方法,包括如下步骤:(1.1)将大小为4×4的图像残差矩阵按行展成一维列向量,离线训练后得到大小为16×16的KLT矩阵,将它们存储在FPGA中的8个双端口RAM中;(1.2)控制8个双端口RAM的端口,在每个时钟周期内将每个RAM的地址同时加1,并令两个输出端同时输出,使每个时钟周期内读出变换矩阵的一个行向量;(1.3)将残差列向量的系数和读出的变换矩阵行向量的系数同时送入FPGA中的“DSP48E单元”进行乘加运算,即可得到变换结果向量中的一个系数;(1.4)重复步骤(1.2)和(1.3),即从RAM中读出变换矩阵下一行的系数与残差列向量的系数进行乘加运算,直到变换结果向量的16个数据计算完毕。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110249279.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top