[发明专利]一种基于栅致漏极泄漏效应的1T-DRAM的制备方法有效

专利信息
申请号: 201110250242.2 申请日: 2011-08-29
公开(公告)号: CN102427065A 公开(公告)日: 2012-04-25
发明(设计)人: 黄晓橹;陈玉文;颜丙勇 申请(专利权)人: 上海华力微电子有限公司
主分类号: H01L21/8242 分类号: H01L21/8242;H01L21/84
代理公司: 上海新天专利代理有限公司 31213 代理人: 王敏杰
地址: 201210 上海市浦*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种基于栅致漏极泄漏(GIDL)效应的1T-DRAM的制备方法,通过向半导体金属栅极漏极端注入离子从而有效实现不同于常规CMOS工艺的漏栅重叠延伸特性,以增大GIDL效应,达到加快充电速率的目的,增大写“1”过程中空穴累积效果,增加写“1”速度,从而制备高性能的1T-DRAM;而且本发明制备过程简单易行,实用性强。
搜索关键词: 一种 基于 栅致漏极 泄漏 效应 dram 制备 方法
【主权项】:
一种基于栅致漏极泄漏效应的1T‑DRAM的制备方法,其特征在于,包括以下步骤,步骤一:在N型MOS晶体管制备区域由下至上依次覆盖一层高介电层和一层金属氧化物介电材料层;所述高介电层、金属氧化物介电材料层均形成在栅极槽中; 步骤二:向所述栅极槽内,金属氧化物介电材料层靠近漏极端注入拥有小功函数的离子,从而降低所述栅极靠近漏极端的功函数,致使栅极下的沟道区域中的靠近漏极端的部分区域在不加栅压的情况下反型为N型,增大晶体管的栅致漏极泄漏效应;步骤三:向所述栅极槽中填充金属或多晶硅材料,以及在晶体管的栅极、源极、漏极上完成互联金属层制作,从而完成栅极制备。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110250242.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top