[发明专利]通过低温处理形成的UMOS半导体器件无效
| 申请号： | 201110300327.7 | 申请日： | 2011-09-28 |
| 公开（公告）号： | CN102446973A | 公开（公告）日： | 2012-05-09 |
| 发明（设计）人： | 罗伯特·J·普泰尔 | 申请（专利权）人： | 飞兆半导体公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78 |
| 代理公司： | 北京康信知识产权代理有限责任公司 11240 | 代理人： | 余刚;吴孟秋 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明描述了一种通过低温处理形成的UMOS(U形沟槽MOSFET)半导体器件。该UMOS结构的源区可在用于产生沟槽的蚀刻处理之前形成，这允许通过提前产生栅极氧化层氧化来将低温材料结合在所述半导体器件中。因此，可消除通常在沟槽蚀刻后被执行的源极推进和活化处理。所得UMOS结构包含具有包括低温介电材料的栅极绝缘层和包括低温导电材料的栅极导体这二者的沟槽结构。在沟槽蚀刻之前形成所述源区可减小由高温处理所导致的问题，并可减少自动掺杂，改善阈值电压控制，减少空穴生成，并能够掺入不能耐受高温处理的诸如硅化物的材料。还描述了其它实施方式。 | ||
| 搜索关键词： | 通过 低温 处理 形成 umos 半导体器件 | ||
【主权项】：
一种半导体器件，包括：半导体基板，重掺杂有第一导电类型的掺杂剂；外延层，位于所述基板上，所述外延层被轻掺杂有所述第一导电类型的掺杂剂；沟槽，形成在所述外延层中，所述沟槽包含包括低温介电材料的栅极绝缘层和包括低温导电材料的栅极导体；阱区，重掺杂有第二导电类型的掺杂剂；以及源区，重掺杂有所述第一导电类型的掺杂剂。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于飞兆半导体公司，未经飞兆半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110300327.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
