[发明专利]MOSFET及其制造方法有效
| 申请号： | 201110308554.4 | 申请日： | 2011-10-12 |
| 公开（公告）号： | CN103050525A | 公开（公告）日： | 2013-04-17 |
| 发明（设计）人： | 朱慧珑;梁擎擎;尹海洲;骆志炯 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/423;H01L21/336 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 王波波 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种MOSFET及其制造方法，该MOSFET在SOI晶片中形成，所述MOSFET包括：浅沟槽隔离区，在所述半导体层中限定有源区；栅叠层，位于所述半导体层上；源区和漏区，位于所述半导体层中且位于所述栅叠层两侧；沟道区，位于所述半导体层中且夹在所述源区和漏区之间；背栅，位于所述半导体衬底中；第一假栅叠层，与所述半导体层和所述浅沟槽隔离区之间的边界重叠；以及第二假栅叠层，位于所述浅沟槽隔离区上，其中，所述MOSFET还包括位于栅叠层和第一假栅叠层之间并且分别与源区和漏区电连接的导电通道、以及位于第一假栅叠层和第二假栅叠层之间并且与背栅电连接的导电通道。该MOSFET可以利用假栅叠层防止背栅和源/漏区之间短路的发生。 | ||
| 搜索关键词： | mosfet 及其 制造 方法 | ||
【主权项】：
一种在SOI晶片中形成的MOSFET，所述SOI晶片包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上，所述MOSFET包括：浅沟槽隔离区，在所述半导体层中限定有源区；栅叠层，位于所述半导体层上；源区和漏区，位于所述半导体层中且位于所述栅叠层两侧；沟道区，位于所述半导体层中且夹在所述源区和漏区之间；背栅，位于所述半导体衬底中；第一假栅叠层，与所述半导体层和所述浅沟槽隔离区之间的边界重叠；以及第二假栅叠层，位于所述浅沟槽隔离区上，其中，所述MOSFET还包括位于栅叠层和第一假栅叠层之间并且分别与源区和漏区电连接的导电通道、以及位于第一假栅叠层和第二假栅叠层之间并且与背栅电连接的导电通道。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110308554.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
