[发明专利]触发器电路设计有效
| 申请号： | 201110314833.1 | 申请日： | 2011-10-17 |
| 公开（公告）号： | CN102457253A | 公开（公告）日： | 2012-05-16 |
| 发明（设计）人： | 刘祈麟;邹宗成;陈彝梓 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H03K3/3565 | 分类号： | H03K3/3565 |
| 代理公司： | 北京德恒律师事务所 11306 | 代理人： | 陆鑫;高雪琴 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种触发器电路，其包括：在接收的时钟信号为低时输出高的充电信号的预充电电路；产生延迟时钟输入控制信号的延迟时钟输入电路，其中延迟时钟输入控制信号在时钟信号为高时具有与输入信号相同的值；一旦接收到充电信号和延迟时钟输入控制信号即产生电荷保持信号的电荷保持电路，其中该电荷保持信号在时钟信号为低时等于充电信号并且在时钟信号为高时等于延迟时钟输入控制信号；接收充电保持信号和时钟信号并产生反相电荷保持信号的分离器电路；被配置为接收反相电荷保持信号、当前状态信号和反相当前状态信号并产生当前状态信号和反相当前状态信号的存储电路。 | ||
| 搜索关键词： | 触发器 电路设计 | ||
【主权项】：
一种触发器电路，包括：预充电电路，被配置为接收时钟信号并且被配置为产生充电信号，其中，在时钟为低时所述充电信号为高；延迟时钟输入电路，被配置为连接至所述时钟信号和输入信号，并且被配置为选择性地产生延迟时钟输入控制信号，所述延迟时钟输入控制信号在所述时钟为高时具有与所述输入信号相同的值；电荷保持电路，被配置为接收所述充电信号和所述延迟时钟输入控制信号，并且被配置为产生电荷保持信号，其中，所述电荷保持信号连接至所述充电信号和所述延迟时钟输入控制信号，在所述时钟为低时具有与所述充电信号相同的值，并且在所述时钟为高时具有与所述延迟时钟输入控制信号相同的值；分离器电路，被配置为接收所述电荷保持信号和所述时钟信号，并且被配置为选择性地产生反相电荷保持信号；以及存储电路，被配置为选择性地接收所述反相电荷保持信号、当前状态信号和反相当前状态信号，并且被配置为产生当前状态信号和反相当前状态信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110314833.1/，转载请声明来源钻瓜专利网。
