[发明专利]改善MOS晶体管击穿电压的方法以及MOS晶体管制造方法

摘要

本发明提供了改善由GIDL主导的MOS晶体管击穿电压的方法以及MOS晶体管制造方法。根据本发明的改善MOS晶体管击穿电压的方法包括在利用掩膜对MOS晶体管的源极漏极执行离子注入的步骤中，修改所述掩膜的图案以在所述掩膜的图案中增加一个附加掩膜部分，该附加掩膜部分位于将要形成的漏极区域与栅极的重叠区(GIDL发生区域)；从而使该区域的栅极在执行源极漏极的离子注入时不被注入。通过利用根据本发明所述的降低了影响器件的击穿电压的GIDL效应方法，从而改善了由GIDL主导的MOS晶体管击穿电压。

主权项

一种改善MOS晶体管击穿电压的方法，其特征在于包括：在利用掩膜对MOS晶体管的源极漏极执行离子注入的步骤中，修改所述掩膜的图案以在所述掩膜的图案中增加一个附加掩膜部分，该附加掩膜部分掩盖将要形成的漏极区域与栅极的重叠区，附加掩膜部分在MOS晶体管的沟道电流的方向上介于第一点和第二点之间；其中，所述第一点是MOS晶体管在正常工作时导通状态的漏端沟道夹断点，所述第二点是栅极侧部隔离物边缘的位置；并且，该位置不超过第二点接触到漏极的位置；并且利用修改后的掩膜图案执行源极漏极的离子注入。