[发明专利]MOS器件的形成方法及其形成的MOS器件有效
| 申请号： | 201110382871.0 | 申请日： | 2011-11-25 |
| 公开（公告）号： | CN103137480A | 公开（公告）日： | 2013-06-05 |
| 发明（设计）人： | 刘金华 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种MOS器件的形成方法，包括：首先，提供至少包括三个区域的半导体衬底，其中，第一区域用于形成栅极区，与第一区域相邻的第二、三区域分别用于形成源区与漏区；接着，利用外延法使所述第一区域的半导体衬底向外延伸生长出外延层；然后，利用各向同性刻蚀法刻蚀该外延层形成沟道区；再接着，利用外延法在第二、三区域生长硅-锗，分别形成硅-锗源区结构、漏区结构；之后，对该硅-锗源区结构、漏区结构进行掺杂。本发明还提供了利用上述方法形成的MOS器件。采用本发明的技术方案，避免了常规做法中刻蚀源漏区给硅衬底带来的损伤，达到了减小缺陷目的，形成的MOS器件在使用过程中不易发生漏电现象。 | ||
| 搜索关键词： | mos 器件 形成 方法 及其 | ||
【主权项】：
一种MOS器件的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底至少包括三个区域，其中，第一区域用于形成栅极区，与第一区域相邻的第二区域、第三区域分别用于形成源区与漏区；利用外延法使所述第一区域的半导体衬底向外延伸生长出外延层；利用各向同性刻蚀法刻蚀所述外延层形成沟道区；利用外延法在第二区域、第三区域生长硅‑锗，分别形成硅‑锗源区结构、漏区结构；对所述硅‑锗源区结构、漏区结构进行掺杂。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110382871.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
