[发明专利]拥有低压逻辑器件和高压器件的芯片制造方法有效
申请号: | 201110388424.6 | 申请日: | 2011-11-29 |
公开(公告)号: | CN103137455A | 公开(公告)日: | 2013-06-05 |
发明(设计)人: | 刘剑;陈瑜;陈华伦 | 申请(专利权)人: | 上海华虹NEC电子有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/8238 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 王江富 |
地址: | 201206 上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种拥有低压逻辑器件和高压器件的芯片制造方法,高压器件的厚栅极氧化层成长发生在浅沟道隔离形成之前,厚栅极氧化层上面形成保护硬质掩膜层,在确保厚栅极氧化层厚度的精确控制之下,完全消除了厚栅极氧化层成长导致的低压器件电特性及可靠性性能变化等风险。同时高压器件的厚栅极氧化层可以用来作为后续光刻工艺的对准基准,节省了一张常规的对准基准掩模板,使总的光刻掩模板数减少一块,工艺进一步优化。 | ||
搜索关键词: | 拥有 低压 逻辑 器件 高压 芯片 制造 方法 | ||
【主权项】:
一种拥有低压逻辑器件和高压器件的芯片的制造方法,其特征在于,包括以下步骤:一.硅衬底的一侧为高压器件区域,另一侧为低压逻辑器件区域,在硅衬底上成长厚栅极氧化层,然后在厚栅极氧化层上面形成保护硬质掩膜层;二.将低压逻辑器件区域的保护硬质掩膜层及厚栅极氧化层去除露出硅衬底,保留高压器件区域的厚栅极氧化层及保护硬质掩膜层;三.在低压逻辑器件区域的硅衬底上以及高压器件区域的厚栅极氧化层顶部保护硬质掩膜层上形成保护氧化层;四.利用高压器件区域的厚栅极氧化层作为对准基准,进行高压器件阱注入及热过程;五.在高压器件区域及低压逻辑器件区域的保护氧化层上形成沟道隔离硬质掩膜层;六.形成浅沟道隔离;七.浅沟道隔离内场区氧化层沉积及化学机械研磨和沟道隔离硬质掩膜层剥离,使高压器件区域的硅衬底上依次为厚栅极氧化层、保护硬质掩膜层和保护氧化层,低压逻辑器件区域的硅衬底上为保护氧化层;八.在低压逻辑器件区域进行低压CMOS阱注入及开启电压调节注入;九.将低压逻辑器件区域的保护氧化层去除,露出硅衬底,同时将高压器件区域的保护硬质掩膜层上的保护氧化层去除;十.将高压器件区域的硬质掩膜层去除,露出高压器件区域的厚栅极氧化层;十一.在低压逻辑器件区域的硅衬底上生长低压栅极氧化层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110388424.6/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造