[发明专利]一种80G容量异步ODU0的交叉实现方法有效
| 申请号： | 201110401576.5 | 申请日： | 2011-12-06 |
| 公开（公告）号： | CN102413389A | 公开（公告）日： | 2012-04-11 |
| 发明（设计）人： | 钟永波;陈飞月;唐家武;杨名;叶波;王石磊;陈永州;海增强;盛朝阳;李光瑜 | 申请（专利权）人： | 烽火通信科技股份有限公司 |
| 主分类号： | H04Q11/00 | 分类号： | H04Q11/00 |
| 代理公司： | 北京捷诚信通专利事务所(普通合伙) 11221 | 代理人： | 魏殿绅;庞炳良 |
| 地址： | 430074 湖北省武*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种80G容量异步ODU0的交叉实现方法，首先构建64路ODU0的同步化处理单元和64路同步化处理后的ODU0信号交叉输出模块，所述同步化处理单元中包括64个同步处理模块，完成64路并行ODU0信号的同步化，所述64路并行ODU0信号为64路异步ODU0信号，将所有异步信号变为同一时钟域的信号，共64组信号，全部同步在时钟REF_CLK上，REF_CLK是本地参考时钟，也是所有ODU0信号需要同步输出的时钟，然后在这一时钟域进行全交叉处理，最后将全交叉的数据经过后端成帧处理后数据输出。本发明在FPGA器件中可以方便的设计出大容量异步ODU0的交叉功能，提供了一种大容量异步ODU0交叉在FPGA器件中实现的方法，从而使得设备具备大容量ODU0的交叉功能。 | ||
| 搜索关键词： | 一种 80 容量 异步 odu0 交叉 实现 方法 | ||
【主权项】：
一种80G容量异步ODU0的交叉实现方法，其特征在于：首先构建64路ODU0的同步化处理单元和64路同步化处理后的ODU0信号交叉输出模块；所述同步化处理单元中包括64个同步处理模块，完成64路并行ODU0信号的同步化，所述64路并行ODU0信号为64路异步ODU0信号，64路并行ODU0信号包括：输入的64路异步ODU0信号以及相应的64路随路时钟信号；64路异步ODU0信号和64路随路时钟信号分别经过64个同步处理模块后，将所有异步信号变为同一时钟域的信号，共64组信号，全部同步在时钟REF_CLK上，REF_CLK是本地参考时钟，也是所有ODU0信号需要同步输出的时钟；然后在这一时钟域进行全交叉处理，最后将全交叉的数据经过后端成帧处理后数据输出；所述完成64路并行ODU0信号的同步化的具体步骤为：将同一路的异步ODU0信号和随路时钟信号同时送入一个同步处理模块。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于烽火通信科技股份有限公司，未经烽火通信科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110401576.5/，转载请声明来源钻瓜专利网。
