[发明专利]一种顶栅自对准氧化锌薄膜晶体管的制备方法有效
申请号: | 201110401730.9 | 申请日: | 2011-12-06 |
公开(公告)号: | CN102437059A | 公开(公告)日: | 2012-05-02 |
发明(设计)人: | 王漪;蔡剑;王薇;韩德栋;王亮亮;任奕成;张盛东;刘晓彦;康晋锋 | 申请(专利权)人: | 北京大学 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/28 |
代理公司: | 北京万象新悦知识产权代理事务所(普通合伙) 11360 | 代理人: | 张肖琪 |
地址: | 100871*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种顶栅自对准氧化锌薄膜晶体管的制备方法。本发明的方法仅需要3块掩膜版,利用三次光刻制备出氧化锌薄膜晶体管;采用自对准方法将沟道区外的栅介质层和栅电极的这两层光刻胶一起剥离,然后对暴露出的沟道区两端的半导体层进行处理减小其电阻以形成低电阻的源区和漏区。本发明由于实现栅介质层和栅电极的自对准,从而有效地减小寄生电容、寄生电阻,提高栅控能力,对提高薄膜晶体管器件自身性能和实现高速薄膜晶体管电路等具有积极效果,同时大大的降低了工艺难度,节约制造成本,提高成品率。 | ||
搜索关键词: | 一种 对准 氧化锌 薄膜晶体管 制备 方法 | ||
【主权项】:
一种顶栅自对准氧化锌薄膜晶体管的制备方法,包括以下步骤:1)提供一个半导体材料作为衬底;2)在衬底上生长一层氧化物半导体层,然后光刻和剥离形成岛状的半导体沟道区;3)光刻显影光刻胶,形成栅介质层和栅电极的窗口;4)生长一层绝缘介质材料作为栅介质层,紧接着生长一层导电薄膜作为栅电极,然后剥离光刻胶,暴露出沟道区的两端;5)对暴露出来的沟道区的两端的半导体层进行处理,形成低阻的源区和漏区;6)光刻显影光刻胶,形成源电极和漏电极的窗口;7)生长一层导电薄膜,剥离光刻胶,生成源电极和漏电极;8)生长一层钝化介质层,光刻和刻蚀形成栅电极、源电极和漏电极的引出孔;并生长一层金属薄膜,光刻和刻蚀形成金属电极和互连。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学,未经北京大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110401730.9/,转载请声明来源钻瓜专利网。
- 上一篇:一种苯基甲磺酰胺衍生物及其制备方法
- 下一篇:粘弹性体及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造