[发明专利]无标记基板组装对位方法无效
申请号: | 201110404752.0 | 申请日: | 2011-12-08 |
公开(公告)号: | CN103165501A | 公开(公告)日: | 2013-06-19 |
发明(设计)人: | 林崇田;温志群;杨骏明;杨筑钧 | 申请(专利权)人: | 财团法人金属工业研究发展中心 |
主分类号: | H01L21/68 | 分类号: | H01L21/68;H05K3/36;G02F1/1333 |
代理公司: | 上海翼胜专利商标事务所(普通合伙) 31218 | 代理人: | 翟羽 |
地址: | 中国台湾高雄*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种无标记基板组装对位方法,其包含下列步骤:预定义至少二标准局部特征区域;撷取一第一基板的至少二实际局部图像;比对并取得至少二实际局部特征区域;建立所述第一基板的一实际坐标系统;比对所述实际坐标系统及一第二基板坐标系统以取得三种偏移量;利用该偏移量使所述第一基板移动到一正确待组装位置;确认所述第一基板是否已在正确待组装位置;以及,使所述第一及第二基板堆叠对位组装。藉此,本发明可使欲组装的基板不需额外设计任何专门做为对位用途的标记。 | ||
搜索关键词: | 标记 组装 对位 方法 | ||
【主权项】:
一种无标记基板组装对位方法,其特征在于,包含步骤:(S01)、在组装前,预先撷取一第一基板的至少二标准局部图像,并在各所述标准局部图像中分别预定义一标准局部特征区域以及储存其形状特征数据;(S02)、在组装时,将另一片待对位的第一基板放置到一对位组装空间,并撷取所述第一基板的至少二实际局部图像;(S03)、将所述第一基板的实际局部图像与所述标准局部特征区域的形状特征数据进行比较,以取得所述实际局部图像中匹配于所述标准局部特征区域的至少二实际局部特征区域;(S04)、利用所述至少二实际局部特征区域的中心坐标来建立所述第一基板的一实际坐标系统;(S05)、比对所述第一基板的实际坐标系统及一第二基板坐标系统,以取得所述第一基板相对于所述对位组装空间的正确待组装位置在X、Y轴方向及旋转角度上的三种偏移量△X、△Y、△θ;以及(S06)、若该偏移量△X、△Y、△θ大于一预定值,则利用该偏移量△X、△Y、△θ做为所述第一基板的移动补偿量,使所述第一基板在所述对位组装空间中移动到所述正确待组装位置;若该偏移量△X、△Y、△θ小于所述预定值,则判断所述第一基板已在所述对位组装空间的正确待组装位置。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于财团法人金属工业研究发展中心,未经财团法人金属工业研究发展中心许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110404752.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造