[发明专利]形成半导体器件的图案的方法无效
申请号: | 201110420047.X | 申请日: | 2011-12-15 |
公开(公告)号: | CN102543676A | 公开(公告)日: | 2012-07-04 |
发明(设计)人: | 崔在昱 | 申请(专利权)人: | 海力士半导体有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L21/3213;H01L21/768 |
代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 郭放;许伟群 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种形成半导体器件的图案的方法。所述方法包括以下步骤:在硬掩模层上形成分区图案;在包括分区图案的表面的整个结构上形成第一辅助层;形成辅助图案,以覆盖第一辅助层的形成于在第二区域中形成的分区图案的侧壁上的部分,其中,第二区域中的辅助图案中的每个都具有比第一辅助层的厚度大的宽度;通过去除第一辅助层暴露在第一区域中的分区图案的顶部上的部分和第一辅助层暴露在第二区域中的辅助图案之间的部分,来在分区图案的侧壁上形成间隔件,使得分区图案的一部分和硬掩模层的一部分暴露出来;去除辅助图案;刻蚀暴露在间隔件之间的分区图案;以及去除分区图案的其余区域和暴露在间隔件之间的硬掩模层。 | ||
搜索关键词: | 形成 半导体器件 图案 方法 | ||
【主权项】:
一种形成半导体器件的图案的方法,所述方法包括以下步骤:在包括第一区域和第二区域的区域内的材料层之上形成分区图案,其中,所述第二区域中的分区图案具有比所述第一区域中的分区图案大的宽度;在所述分区图案的表面上形成第一辅助层;形成辅助图案以覆盖所述第一辅助层在所述第二区域中的部分,其中所述第一辅助层的所述部分被形成于在所述第二区域中形成的分区图案的侧壁之上,且所述第二区域的每个辅助图案都具有比所述第一辅助层的厚度大的宽度;通过利用所述辅助图案作为第一刻蚀掩模刻蚀第一辅助层直至分区图案的上表面暴露为止,来在所述分区图案的侧壁上形成间隔件;通过刻蚀暴露在所述间隔件与所述辅助图案之间的分区图案,来形成第二刻蚀掩模;以及通过刻蚀被所述第二刻蚀掩模暴露出的所述材料层,来在所述第一区域中形成第一图案和在所述第二区域中形成第二图案,其中,所述第二图案中的每个都具有比所述第一图案大的宽度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110420047.X/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造